2021-11-09 RISC-Vコア開発,１日目, 全体構成メモ，未完成 RISC-V RISC-Vコア開発を進める 初めはメモ書きばかりになる．後ほど書き直したいと思っている． Top Core レジスタ関連 ステートマシン作成 IF ID EXE MEM WB Top コア生成 7segment生成 Core レジスタ関連 rs1とrs2を読み出し wb書き込み 7segの値読み出し ステートマシン作成 IF 命令ロード 命令読み出し PC更新 ID 命令を解読 EXE 演算を実行 MEM データの読み出し WB 書き込み実行
