開発日記

Erlangをダラダラ書きます。

2021-11-26から1日間の記事一覧

Verilog 注意点

always文 assign文 数値 ビット論理演算 シフト演算 演算の優先順位 連結 function文 組み合わせ回路 always文 always文の中で代入する際は,ノンブロッキング代入<=を使用する. always文では,代入する変数はregとして宣言する必要がある. assign文 assig…